职位描述

• 承担项目中的DFT(MBIST/ATPG/BSD)和Logic BIST相关的设计规划，并指导前端工程师完成相应改动；

• 承担项目中具体的DFT(MBIST/ATPG/BSD)和Logic BIST的逻辑插入和仿真，并保证按时高质量交付；

• 承担芯片回片后的DFT pattern和Logic BIST pattern产生和调试，并配合项目进行芯片debug和良率提升 Designer对相关项目的RTL代码和SDC进行优化，保证代码和SDC符合implementation / DFT / 时序要求；

• 配合上下游部门以DFT和Logic BIST的coverage/cost/yield 为目标对芯片各个设计阶段持续优化和改进。

任职要求

• 通信、电子、计算机等相关专业本科及以上学历，3年以上DFT相关工作经验；

• 熟练掌握Verilog / Tcl / Perl / python等相关脚本语言；

• 熟练掌握DFT (MBIST/ATPG/BSD)和Logic BIST相关EDA（如Mentor/Synopsys）工具；

• 熟悉DFT诊断及良率分析经验者优先；

• 具备数模混合芯片Full Chip DFT和Logic BIST流程经验者优先；

• 具备车规芯片或者功能安全芯片经验者优先；

• 具备良好的沟通能力和团队合作精神。